半導体はどうやって作るのか CPUを例に製造プロセスをわかりやすく

ec 1881 final 製造・FAツール
2026.08.01

筆者の立場：筆者は半導体生産に直接立ち会ったことはありませんが、縁あって関連設備の設計製作に部分的に関わったため、その際に調べたことを本記事にまとめています。半導体製造の一般的な仕組みを、設備設計の視点を交えて解説します。

はじめに：CPUという「街」をどう作るのか

手元のパソコンやサーバーの中で、計算を仕切るCPU。この小さいチップの中には、人間の目には見えないほど細かい「街」のように、何億というトランジスタがびっしり並んでいます。スマートフォンの頭脳も、工場の制御盤の中身も、結局はこの小さいシリコンの塊が動いています。

では、このCPUは「どうやって」作られているのでしょうか。特別な粘土を焼くわけではありません。薄い丸い板の上に、光と薬品を使って何百回も「回路の階層」を積み上げていく、極めて精密な作業です。本記事では、半導体の材料から始まり、作り方、歩留まり、そして今話題の2ナノメートル（2nm）プロセスの凄さ、さらに日本国内の製造拠点までを、CPUを例にわかりやすく追います。

材料は何か シリコンとそれを支える周辺材料

半導体の主役は、名前の通り「シリコン」です。ただし私たちが砂浜で見る砂（二酸化シリコン）ではなく、精製された単結晶の塊「シリコンインゴット」から作ります。

  • シリコンウェハ：インゴットを薄くスライスし、鏡面のように研磨した丸い板（直径300mmが主流）。これがチップの「土地」になります
  • フォトレジスト：光を当てると性質が変わる感光材。回路パターンを写し取るための「設計図用紙」の役割
  • フォトマスク：本番の回路パターンを描いたガラス板。何層にもなる配線パターンごとに必要
  • 絶縁膜（シリコン酸化膜など）・金属膜（銅配線など）・不純物（ボロン・ヒ素）：トランジスタの構成要素や配線となる材料

これらの材料で、日本は世界シェアの約半分を占めるとされ、特にフォトレジストでは9割以上、シリコンウェハでも約5割という高い占有率を持っています（信越化学工業、JSR、東京応化工業、SUMCOなどが供給）。

どうやって作るか 前工程の繰り返し

半導体製造は「前工程」と「後工程」の2つに分かれます。前工程はウェハの上に回路パターンを何層も形成し、後工程はそれを切り分けて使える形に仕上げます。

前工程では、以下の一連の作業を数百回繰り返します。

  1. ウェハ表面の酸化：高温の酸素に晒して絶縁膜を作る
  2. 薄膜形成（CVDなど）：絶縁膜やポリシリコンなどの薄膜を積む
  3. フォトレジスト塗布：感光材をウェハ全体に均一に塗る
  4. 露光・現像：フォトマスクと縮小レンズを通して光を照射し、回路パターンを転写。現像液で不要な部分を除去する（ポジ式・ネガ式で残る箇所が逆転）
  5. エッチング：パターンに沿って下地の膜を削り取る。レジストで覆われた部分は残る
  6. 不純物のイオン注入：ボロンやヒ素を打ち込み、熱処理で活性化させてトランジスタのソース・ドレインを作る
  7. 平坦化（CMP）：化学機械研磨で表面を平らにする
  8. 配線形成：金属膜を積んでエッチングし、層を重ねて立体的な配線を作る

この「塗って・光で写して・削る」の繰り返しで、1枚のウェハの上に何十層もの回路が積み上がっていきます。使用する光の波長が短いほど微細なパターンが描け、現在は波長193nmのArFエキシマレーザーが主役で、さらに短い13.5nmのEUV（極端紫外線）も実用化されています。

前工程を終えたウェハは、後工程で個々のチップに切り離され、パッケージに実装されて完成します。

歩留まりとは何か なぜ数%が利益を左右する

「歩留まり（yield）」とは、作られたチップのうち、良品として出荷できる割合のことです。計算式は単純で、「良品数 ÷ 投入量 × 100」です。

半導体は1枚のウェハの上に、数百から数千のチップが同時に作られます。しかし全部が良品になるわけではありません。1つの異物やキズが、そのチップだけでなく周辺ごと不良にするため、1枚のウェハ上に良品と不良品が混ざって出来上がります。

ここが製造の厳しさです。あるメーカーの事例では、新しい量産ラインは稼働当初こそほとんどが不良という状態から始まり、それを数ヶ月かけて歩留まりを引き上げていくと説明されています。なぜ重要かというと、半導体製造は「数千億円の装置」「高価な材料」「数百工程・数ヶ月の長工期間」「24時間365日の設備稼働」という超高コスト構造だからです。たった数%の歩留まり変動が、そのまま利益を大きく左右します。

先端プロセスでは、欠陥密度の管理や微細化による歩留まり低下、設備の安定性が企業の競争力を決めます。特にEUV世代では確率的な欠陥が増え、解析も難しくなっています。

2026年7月現在 半導体価格高騰の現状

この記事を書いている2026年7月現在、半導体は世界的な価格高騰と入手難に見舞われています。米国の市場調査会社Gartnerの予測によると、2026年の世界半導体売上高は前年比64%成長の1.3兆ドル超となり、過去20年間で最高の成長率になる見込みです。特にメモリ価格の上昇が顕著で、DRAMは前年比2.25倍、NANDフラッシュは3.34倍になると予想されています。

指標 状況（2026年7月時点）
DRAM契約価格 前年比2.25倍、2026年Q1だけで前四半期比55〜60%上昇
NANDフラッシュ価格 前年比3.34倍、クライアントSSDは前四半期比40%超上昇
DDR5チップ 3ヶ月で約4倍（$6.84→$27.20）
30TBエンタープライズSSD $3,062→$11,000（257%上昇）
供給見通し 世界のメモリ供給は2027年まで需要の60%しか満たせないとの試算

この状況を受け、電子情報技術産業協会（JEITA）は2026年6月に「AI需要の急増に起因した世界的な半導体不足による公共調達への影響に関する緊急声明」を発表しました。サーバーやストレージ、ネットワーク機器だけでなく、最終製品であるPCやスマートフォンの価格にも影響が広がっており、半導体関連部品の納期は6ヶ月だったものが1年になるケースも出ています。

製造プロセスから見える価格高騰の原因

ここまで半導体の製造プロセスを見てきた読者なら、価格高騰の原因が「需要と供給の単純な話」ではないことに気づくはずです。製造プロセスそのものの特性が、価格高騰の構造的な原因になっています。

原因1 AI向けHBMに生産が集中する

生成AI向けデータセンターの需要が急増し、メーカーは利益率の高いAI向け製品（HBM＝高帯域メモリ）への生産シフトを加速しています。その結果、一般向けDRAMやNANDの供給余力が相対的に減少し、PCやスマートフォン向けの半導体が不足しています。「AI企業がメモリ工場を占拠している」と表現される状態です。

原因2 HBMはウェハ面積を3〜4倍消費する

HBMは複数のDRAMチップを縦に積み重ねた構造のため、通常のDRAMの3〜4倍のウェハ面積を消費します。同じウェハ1枚から取れるチップ数が激減する「ゼロサムゲーム」が起きており、HBMを作れば作るほど一般メモリの生産余力が減ります。2026年にはAI向けメモリがグローバルDRAMウェハ容量の約20%を消費する見込みです。

原因3 数百工程・数ヶ月のリードタイム

前工程で説明した通り、半導体は数百工程・数ヶ月をかけて作られます。需要が急増しても、生産量をすぐに増やすことはできません。供給が需要に追いつくまでには、どうしても時間がかかるのです。

原因4 新工場は数千億円・建設から量産まで数年

半導体工場は1棟数千億円の設備投資が必要で、建設から量産開始まで数年かかります。さらに、2023〜2024年の供給過剰と価格暴落の経験から、メーカー各社は増産に慎重です。設備投資を決めても供給が増えるまでに時間がかかるため、短期間での供給不足解消は難しい構造にあります。

原因5 先端プロセスほど歩留まりが低い

前章で説明した歩留まりも、価格高騰の要因です。特にHBMのような先端製品は歩留まりが低く、中国のCXMTではHBMの歩留まりが30〜50%にとどまると報じられています。歩留まりが低いほど良品1個あたりのコストが跳ね上がり、価格を押し上げます。

つまり、半導体価格の高騰は「AI需要の急増」という需要側の要因と、「生産リードタイムの長さ」「ウェハ面積の消費」「歩留まり」「設備投資の時間」という製造プロセス側の要因が重なって起きています。製造プロセスを理解すると、なぜ半導体が「簡単に増産できないのか」、そして価格がなぜ高騰するのかがよく見えてきます。

2nmプロセスってどんなに凄いのか

「2nm」という数字は、トランジスタの物理的なゲート長を直接示すものではなく、技術世代の名称です。実際の配線幅はもう少し太く、微細化が限界に近づいているため、現在は「単位面積あたりに集積できるトランジスタ数」で世代を表現しています（エリアスケーリングと呼ばれます）。

2nmの本当の凄さは、トランジスタの構造そのものを変える点にあります。それまでのFinFETという構造から、GAA（Gate-All-Around、ゲート・オール・アラウンド）と呼ばれる構造へと移行します。これはゲート電極がチャネルを4方向から包み込む形になり、リーク電流（漏れ電流）を効果的に抑えられます。

その結果として、同一消費電力で10〜15%の速度向上、あるいは同一速度で25〜30%もの電力削減が実現します。AIサーバーやスマートフォンにとって、これは「同じ電気でより速く、あるいは同じ速さで電気代を抑える」という大きな意味を持ちます。

さらに、技術的な完成度を示す指標として、SRAM（キャッシュメモリ等に使われる高速メモリ）部分の歩留まりが既に90%に達していると報じられています。世界の主要メーカー（TSMC、Samsung、Intel）が2nm開発で激しく競争しており、TSMCの2nm歩留まりは60〜70%台で安定していると伝えられています。

日本国内どこがやっているか どれだけ凄い技術を持っているか

日本はかつて世界の半導体シェア50%以上を占めた時期もありましたが、現在はチップ製造そのものよりも、「材料」と「製造装置」という基盤技術で世界を支える構造に移行しています。具体的な製造拠点と技術を見てみましょう。

最先端ロジックの国内製造拠点

  • Rapidus（ラピダス）：北海道千歳市に工場を建設。IBMから2nmプロセス技術を導入し、2025年4月に試作ラインを稼働、2027年の量産開始を目指しています。日本初の2nm級ロジック量産技術の確立を目指す
  • TSMC JASM（熊本）：台湾TSMCがソニーセミコンダクタソリューションズ、デンソーと共同で熊本県菊陽町に設置。2024年末の量産開始を目指し、22/28nmおよび12/16nm級のFinFETプロセスで生産能力は300mm換算で5.5万枚/月

メモリとパワー半導体の国内拠点

  • キオクシア（三重・岩手）：3Dフラッシュメモリで世界トップクラスのシェア。三重県四日市市と岩手県北上市に大規模工場
  • ルネサスエレクトロニクス（那珂・甲府）：マイコンや車載・産業用パワー半導体に強み。甲府工場を300mmパワー半導体（IGBT等）工場に再生し2025年量産開始
  • ソニーセミコンダクタソリューションズ：CMOSイメージセンサで世界シェア約5割超の最大手。スマートフォンカメラ向けセンサを国内で生産
  • ローム（京都）・三菱電機（熊本）：パワー半導体、次世代のSiC（炭化ケイ素）デバイス開発で強み
  • キオクシアとWestern Digitalの四日市工場：共同で運営する最先端メモリ工場（第7製造棟は2022年竣工）

製造装置で世界を支える日本の技術

半導体は数百にも及ぶ精密な工程を経ますが、その各工程で使われる装置の多くを日本企業が供給しています。

  • 東京エレクトロン：コータ・デベロッパ（露光装置の心臓部）で世界シェア約90%という圧倒的地位。EUV露光対応装置も開発
  • SCREENホールディングス：洗浄装置で世界シェア約40%超。枚葉式洗浄装置では世界トップ
  • アドバンテスト：半導体試験装置（テスタ）で世界首位級。後工程の良否判定を支える
  • 信越化学工業・SUMCO：シリコンウェハで世界トップクラス。信越は300mmウェハでAI向け需要を牽引し世界シェア約3割、フォトレジストでも世界最大手の一端
  • 東京応化工業：EUV用フォトレジストで世界トップクラスのシェア。最先端の微細加工に対応する高純度材料を供給

これらの装置や材料は、ナノメートル単位の精度や高い信頼性が求められ、長年の技術蓄積と精密加工技術が参入障壁となっています。

まとめ

CPUに代表される半導体は、シリコンウェハという「土地」の上に、光と薬品で「回路の階層」を数百回積み上げて作られます。その出来栄えを示す歩留まりは、数%の変動が利益を左右するほど製造が厳しい指標です。そして2nmプロセスは、GAAという新しいトランジスタ構造への移行によって、電力効率と性能を飛躍させる凄い技術です。

日本はチップ製造そのものから、材料と製造装置という基盤で世界を支える形に変わりました。Rapidusの北海道千歳やTSMCの熊本といった新しい国内拠点に加え、キオクシアやルネサス、ソニーといったデバイスメーカー、そして東京エレクトロンやSCREEN、アドバンテスト、信越化学といった装置・材料メーカーが、それぞれの工程で世界トップクラスの技術を持っています。私たちの工場の制御盤やサーバーの中で動く「小さい街」は、実はこうした巨大な技術の結集によって成り立っているのです。

出典・参考情報

※本記事は半導体製造の一般的な仕組みと日本国内の動向に関する情報提供を目的としています。具体的な設備導入やプロセス選定にあたっては、各メーカーの公表値や専門資料をご参照ください。

コメント

タイトルとURLをコピーしました